



(12)发明专利申请

(10)申请公布号 CN 111244124 A

(43)申请公布日 2020.06.05

(21)申请号 201811339330.8

(22)申请日 2018.11.12

(71)申请人 惠科股份有限公司

地址 518000 广东省深圳市宝安区石岩街
道水田村民营工业园惠科工业园厂房
1、2、3栋,九州阳光1号厂房5、7楼

(72)发明人 吴川

(74)专利代理机构 深圳中一专利商标事务所
44237

代理人 高星

(51)Int.Cl.

H01L 27/15(2006.01)

H01L 27/12(2006.01)

G09G 3/32(2016.01)


权利要求书2页 说明书9页 附图9页

(54)发明名称

显示面板及显示装置

(57)摘要

本发明适用于显示技术领域,提供了一种显示面板和显示装置,显示面板的衬底基层上设有多个子像素单元,子像素单元包括开关薄膜晶体管、驱动薄膜晶体管和侦测薄膜晶体管,驱动薄膜晶体管的第一源极包括多个并排连接的曲形条,第一漏极包括多个间隔排列的直形条,直形条一一对应插入曲形条的开口内,在曲形条与直形条、连接条之间形成曲折的间隙,第一有源层对应间隙形成导电沟道,显著地提高了驱动薄膜晶体管的导电沟道的宽长比,允许更大的驱动电流通过,能够满足微发光二极管的驱动电流要求,降低了制作成本,且微发光二极管还具有高的穿透率和使用寿命,降低能耗并提高显示面板的使用寿命。



1. 一种显示面板,其特征在于,包括:

衬底基层;

多个子像素单元,阵列排布于所述衬底基层上;

所述子像素单元包括开关薄膜晶体管、驱动薄膜晶体管、侦测薄膜晶体管和微发光二极管;

所述驱动薄膜晶体管包括第一栅极、第一有源层、第一源极和第一漏极,所述第一栅极连接至所述开关薄膜晶体管,所述第一源极连接至高电位端,所述第一漏极连接至所述微发光二极管以及所述侦测薄膜晶体管;

所述第一源极包括多个并排连接的曲形条,所述第一漏极包括多个间隔排列的直形条以及将多个所述直形条连接的连接条;所述直形条一一对应插入所述曲形条的开口内,所述第一源极与第一漏极之间形成曲折的间隙,所述第一有源层对应所述间隙的部分形成导电沟道。

2. 如权利要求1所述的显示面板,其特征在于,所述曲形条包括呈半圆弧状的半圆弧部以及连接于所述半圆弧部两端的延伸部。

3. 如权利要求2所述的显示面板,其特征在于,所述延伸部朝向所述第一漏极延伸的长度为1~50微米。

4. 如权利要求1所述的显示面板,其特征在于,所述直形条包括连接于所述连接条的矩形部以及设置于所述矩形部的顶端的半圆部。

5. 如权利要求4所述的显示面板,其特征在于,所述半圆部的半径为2~50微米,所述导电沟道的长度为3~53微米。

6. 如权利要求1所述的显示面板,其特征在于,所述导电沟道的宽长比大于或等于30。

7. 如权利要求1所述的显示面板,其特征在于,所述侦测薄膜晶体管包括第三栅极、第三源极和第三漏极,所述第三栅极用于连接侦测扫描线以接收侦测信号,所述第三源极连接至所述第一漏极与所述微发光二极管之间,所述第三漏极用于连接侦测控制线以接收侦测控制信号。

8. 一种显示面板,其特征在于,包括:

衬底基层;

多个子像素单元,阵列排布于所述衬底基层上;

所述子像素单元包括开关薄膜晶体管、驱动薄膜晶体管、侦测薄膜晶体管和微发光二极管;

所述驱动薄膜晶体管包括第一栅极、第一有源层、第一源极和第一漏极,所述第一栅极连接至所述开关薄膜晶体管,所述第一源极连接至高电位端,所述第一漏极连接至所述微发光二极管以及所述侦测薄膜晶体管;

所述第一源极包括多个并排连接的曲形条,所述第一漏极包括多个间隔排列的直形条以及将多个所述直形条连接的连接条;所述直形条一一对应插入所述曲形条的开口内,所述第一源极与第一漏极之间形成曲折的间隙,所述第一有源层对应所述间隙的部分形成导电沟道;

所述导电沟道包括对应所述曲形条和直形条之间呈弯曲形的第一沟道,所述第一沟道的宽长比为2~10。

9. 一种显示装置, 其特征在于, 包括权利要求1~7中任一项或权利要求8所述的显示面板。

10. 如权利要求9所述的显示装置, 其特征在于, 还包括控制电路, 所述控制电路包括时序控制器、源极驱动器和侦测芯片;

所述侦测芯片向所述侦测薄膜晶体管提供侦测控制信号, 用于侦测所述驱动薄膜晶体管的阈值电压, 所述时序控制器根据所述侦测芯片侦测的驱动薄膜晶体管的阈值电压控制所述源极驱动器调整输出的数据电压的大小, 以补偿所述驱动薄膜晶体管的阈值电压。

显示面板及显示装置

技术领域

[0001] 本发明属于显示技术领域,特别涉及一种显示面板及显示装置。

背景技术

[0002] 微发光二极管(Micro LED)显示器是将LED结构设计进行薄膜化、微小化、阵列化后,将Micro LED批量式转移至电路基板上,集成高密度的微LED阵列作为显示像素,进行上基板的封装,完成一Micro LED显示器件。微LED的尺寸最小可以做到1~10微米。微LED显示器和有机发光二极管(Organic Light-Emitting Diode,OLED)显示器一样属于自发光显示器,但微LED显示器相比OLED显示器还具有材料稳定性更好、寿命更长、无影像烙印等优点,相比于LCD(Liquid Crystal Display,液晶显示器)具有更高的穿透率。

[0003] 相比于OLED,微发光二极管发光时需要较大电流驱动。根据使用的半导体材料的不同,TFT(Thin Film Transistor,薄膜晶体管)可以分为a-Si(Amorphous Silicon,非晶硅)、IGZO(Indium Gallium Zinc Oxide,铟镓锌氧化物)和LTPS(Low Temperature Polysilicon,低温多晶硅)三种。a-si的电子迁移率大概只有 $0.5\text{cm}^2/\text{Vs}$,其迁移率不足以提供较大开态电流进行电流驱动。IGZO的电子迁移率可达 $10\sim 50\text{cm}^2/\text{Vs}$,但是IGZO的压应力稳定性较差,故其稳定性还有待提升。LTPS的电子迁移率可达 $100\text{cm}^2/\text{Vs}$,但是其TFT器件复杂的结构和膜层均一性限制了其在世代面板的应用。所以若能开发出基于a-Si的TFT器件用于驱动微发光二极管,将大大提升微发光二极管显示器的量产性。

发明内容

[0004] 本发明的目的在于提供一种显示面板,旨在解决薄膜晶体管难以同时满足微发光二极管要求的驱动电流大以及稳定性好、适于量产技术问题。

[0005] 本发明是这样实现的,一种显示面板,包括:

[0006] 衬底基层;

[0007] 多个子像素单元,阵列排布于所述衬底基层上;

[0008] 所述子像素单元包括开关薄膜晶体管、驱动薄膜晶体管、侦测薄膜晶体管和微发光二极管;

[0009] 所述驱动薄膜晶体管包括第一栅极、第一有源层、第一源极和第一漏极,所述第一栅极连接至所述开关薄膜晶体管,所述第一源极连接至高电位端,所述第一漏极连接至所述微发光二极管以及所述侦测薄膜晶体管;

[0010] 所述第一源极包括多个并排连接的曲形条,所述第一漏极包括多个间隔排列的直形条以及将多个所述直形条连接的连接条;所述直形条一一对应插入所述曲形条的开口内,所述第一源极与第一漏极之间形成曲折的间隙,所述第一有源层对应所述间隙的部分形成导电沟道。

[0011] 在一实施例中,所述曲形条包括呈半圆弧状的半圆弧部以及连接于所述半圆弧部两端的延伸部。

[0012] 在一实施例中,所述延伸部朝向所述第一漏极延伸的长度为1~50微米。

[0013] 在一实施例中,所述直形条包括连接于所述连接条的矩形部以及设置于所述矩形部的顶端的半圆部。

[0014] 在一实施例中,所述半圆部的半径为2~50微米,所述导电沟道的长度为3~53微米。

[0015] 在一实施例中,所述导电沟道的宽长比大于或等于30。

[0016] 在一实施例中,所述侦测薄膜晶体管包括第三栅极、第三源极和第三漏极,所述第三栅极用于连接侦测扫描线以接收侦测信号,所述第三源极连接至所述第一漏极与所述微发光二极管之间,所述第三漏极用于连接侦测控制线以接收侦测控制信号。

[0017] 本发明的另一目的在于提供一种显示面板,包括:

[0018] 衬底基层;

[0019] 多个子像素单元,阵列排布于所述衬底基层上;

[0020] 所述子像素单元包括开关薄膜晶体管、驱动薄膜晶体管、侦测薄膜晶体管和微发光二极管;

[0021] 所述驱动薄膜晶体管包括第一栅极、第一有源层、第一源极和第一漏极,所述第一栅极连接至所述开关薄膜晶体管,所述第一源极连接至高电位端,所述第一漏极连接至所述微发光二极管以及所述侦测薄膜晶体管;

[0022] 所述第一源极包括多个并排连接的曲形条,所述第一漏极包括多个间隔排列的直形条以及将多个所述直形条连接的连接条;所述直形条一一对应插入所述曲形条的开口内,所述第一源极与第一漏极之间形成曲折的间隙,所述第一有源层对应所述间隙的部分形成导电沟道;

[0023] 所述导电沟道包括对应所述曲形条和直形条之间呈弯曲形的第一沟道,所述第一沟道的宽长比为2~10。

[0024] 本发明的又一目的在于提供一种显示装置,包括上述各实施例所说的显示面板。

[0025] 在一实施例中,还包括控制电路,所述控制电路包括时序控制器、源极驱动器和侦测芯片,所述侦测芯片向所述侦测薄膜晶体管提供侦测控制信号,用于侦测所述驱动薄膜晶体管的阈值电压,所述时序控制器根据所述侦测芯片侦测的驱动薄膜晶体管的阈值电压控制所述源极驱动器调整输出的数据电压的大小,以补偿所述驱动薄膜晶体管的阈值电压。

[0026] 本发明实施例提供的显示面板,其衬底基层上设有多个子像素单元,子像素单元包括开关薄膜晶体管、驱动薄膜晶体管、侦测薄膜晶体管和微发光二极管,驱动薄膜晶体管包括第一栅极、第一源极和第一漏极,第一栅极连接至开关薄膜晶体管,第一源极连接至高电位端,第一漏极连接至微发光二极管以及侦测薄膜晶体管,第一源极包括多个并排连接的曲形条,一漏极包括多个间隔排列的直形条以及将多个直形条连接的连接条,直形条一一对应插入曲形条的开口内,第一源极与第一漏极之间形成曲折的间隙,第一有源层对应该间隙形成导电沟道,由此,显著地提高了驱动薄膜晶体管的导电沟道的宽长比,第一源极和第一漏极之间允许更大的驱动电流通过,能够满足微发光二极管的驱动电流要求,降低了驱动薄膜晶体管的制作成本,且使用微发光二极管来形成子像素单元,还具有高的穿透率和使用寿命,从而降低能耗并提高了显示面板的使用寿命。此外,本发明的显示面板采用

开关薄膜晶体管、驱动薄膜晶体管和侦测薄膜晶体管来驱动微发光二极管进行发光和显示,能够保证微发光二极管的显示效果的稳定性,具有良好的显示效果。

附图说明

- [0027] 图1是本发明实施例提供的显示面板的结构示意图;
- [0028] 图2是本发明实施例提供的显示面板的纵截面的示意图;
- [0029] 图3是本发明实施例提供的显示面板的纵截面的另一结构示意图;
- [0030] 图4是本发明实施例提供的显示面板中像素驱动电路的示意图;
- [0031] 图5是本发明实施例提供的显示面板中子像素单元的电路示意图;
- [0032] 图6是本发明实施例提供的显示面板中的单个马蹄结构的示意图;
- [0033] 图7是本发明实施例提供的显示面板中驱动薄膜晶体管的导电沟道的示意图;
- [0034] 图8是本发明实施例提供的显示面板中马蹄结构的一种连接示意图;
- [0035] 图9是本发明实施例提供的显示面板中驱动薄膜晶体管的宽长比的示意图;
- [0036] 图10是本发明实施例提供的显示面板中马蹄结构的另一连接示意图;
- [0037] 图11是本发明实施例提供的显示面板中开关薄膜晶体管的沟道示意图;
- [0038] 图12是本发明实施例提供的显示装置的结构示意图;
- [0039] 图13是本发明实施例提供的显示装置的控制电路示意图。
- [0040] 图中标记的含义为:
- [0041] 显示面板100,衬底基层9,子像素单元90;
- [0042] 侦测芯片91,时序控制器92,源极驱动器93,栅极驱动器94,参考电压输出电路95,模数转换器96;
- [0043] 驱动薄膜晶体管1,第一栅极11,第一有源层12,第一源极13,第一漏极14;
- [0044] 开关薄膜晶体管2,第二栅极21,第二有源层22,第二源极23,第二漏极24;
- [0045] 侦测薄膜晶体管3,第三栅极31,第三有源层32,第三源极33,第三漏极34;
- [0046] 电容元件4,上电极板41,下电极板42;
- [0047] 微发光二极管5,扫描线6,数据线7,侦测信号线81,侦测控制线82,电源线83;
- [0048] 开口定义区904,第一过孔106,第二过孔107,栅极绝缘层901,钝化层902,保护层903;第三过孔108,第四过孔109,过渡连接线105;
- [0049] 曲形条131,半圆弧部1311,延伸部1312;
- [0050] 直形条141,半圆部1411,矩形部1412;
- [0051] 连接条142;
- [0052] 导电沟道120,第一沟道121,第二沟道122,半圆弧形沟道1211,条形沟道1212;
- [0053] 显示装置200,封装层300。

具体实施方式

[0054] 为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。

[0055] 需说明的是,当部件被称为“固定于”或“设置于”另一个部件,它可以直接或者间

接在该另一个部件上。当一个部件被称为是“连接于”另一个部件,它可以是直接或者间接连接至该另一个部件上。术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本专利的限制。术语“第一”、“第二”仅用于便于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上,除非另有明确具体的限定。

[0056] 为了说明本发明所述的技术方案,以下结合具体附图及实施例进行详细说明。

[0057] 请参阅图1,本发明首先提供一种显示面板100,包括衬底基层9以及阵列排布于衬底基层9上的多个像素单元,每一像素单元包括多个不同颜色的子像素单元90。

[0058] 每一子像素单元90均包括一开关薄膜晶体管2、驱动薄膜晶体管1、电容元件4、微发光二极管5以及侦测薄膜晶体管3。开关薄膜晶体管2、驱动薄膜晶体管1、电容元件4和侦测薄膜晶体管3构成子像素单元90的像素驱动电路,用于驱动微发光二极管5发光。

[0059] 对于不同颜色的子像素单元90,微发光二极管5的发光颜色不同。在一实施例中,子像素单元90分别为红色子像素单元、绿色子像素单元和蓝色子像素单元,对应地,红色子像素单元、绿色子像素单元和蓝色子像素单元分别包括红色微发光二极管、绿色微发光二极管和蓝色微发光二极管。当然,像素单元还可包括如黄色子像素单元或白色子像素单元,或者由其他多种颜色的子像素单元构成,对此不作限制。

[0060] 微发光二极管5包括晶片,晶片中的半导体材料在正引脚和负引脚之间电流的作用下发光。根据半导体材料的不同,发出不同颜色的光。半导体材料为含镓(Ga)、砷(As)、磷(P)、氮(N)等的化合物,具体如,发红色光的铝砷化镓、砷化镓、砷化镓磷化物、磷化铟镓、铝磷化镓(掺杂氧化锌),发绿色光的铝磷化镓、铟氮化镓/氮化镓、磷化镓、磷化铟镓铝、铝磷化镓,发黄色(橘红色、橙色)光的磷化铝铟、镓砷化镓、磷化铟镓铝、磷化镓、碳化硅,发蓝色光的氮化镓、硒化锌等。

[0061] 在一具体实施例中,红色子像素单元包括的红色微发光二极管采用砷化镓材料;绿色子像素单元包括的绿色微发光二极管采用磷化镓材料,蓝色子像素单元包括的蓝色微发光二极管采用氮化镓材料。

[0062] 在一实施例中,微发光二极管5的边长尺寸在1~100微米,面积在5~800平方微米,微发光二极管5的边长最小可为1~10微米。

[0063] 子像素单元90的边长尺寸在5~500微米,其面积可为10~1000平方微米。微发光二极管5在子像素单元90中占据一定面积,除去该微发光二极管5的面积,其他为像素驱动电路所占用。

[0064] 根据显示面板100的规格、分辨率等可以使用相应尺寸的微发光二极管5。

[0065] 如图1和图4所示,衬底基层9上还形成有多条扫描线6和多条数据线7,子像素单元90设置于该些扫描线6和数据线7之间。

[0066] 具体如图2、图3和图5所示,驱动薄膜晶体管1包括设置于衬底基层9上的第一栅极11、形成于第一栅极11上的栅极绝缘层901、形成于栅极绝缘层901上的第一有源层12以及分别连接于第一有源层12两端的第一源极13和第一漏极14。

[0067] 开关薄膜晶体管2包括设置于衬底基层9上的第二栅极21、形成于第二栅极21上的栅极绝缘层901、形成于栅极绝缘层901上的第二有源层22以及分别连接于第二有源层22两

端的第二源极23和第二漏极24。

[0068] 侦测薄膜晶体管3包括设置于衬底基层9上的第三栅极31、形成于第三栅极31上的栅极绝缘层901、形成于栅极绝缘层901上的第三有源层32以及分别连接于第三有源层32两端的第三源极33和第三漏极34。

[0069] 图5中以相同图案填充的部分表示位于同一层,被两种图案填充的部分表示电性连接或形成电容。图5中省略了第一有源层12、第二有源层22和第三有源层32。

[0070] 具体地,第一栅极11、第二栅极21和第三栅极31同层设置且由一道光罩制程同时形成,第一源极13、第一漏极14、第二源极23、第二漏极24、第三源极33和第三漏极34同层设置且由一道光罩制程同时形成。第二漏极24通过贯穿栅极绝缘层901的第一过孔106与第一栅极11连接。

[0071] 请参阅图4和图5,第二栅极21连接至扫描线6,第二源极23连接至数据线7,当扫描线6上的扫描信号Scan使得开关薄膜晶体管2打开时,数据线7上的数据信号Data能够传输至第二漏极24。

[0072] 第一源极13连接至高电位端(图4中Vdd),第一漏极14连接至微发光二极管5的正引脚,当数据信号Data使得驱动薄膜晶体管1打开时,来自高电位端的电流能够通过第一源极13和第一栅极11到达微发光二极管5的负引脚,并流向低电位端(图4中Vss),从而微发光二极管5能够发光。

[0073] 电容元件4的下电极板42与第二漏极24同层设置,并连接至第二漏极24与第一栅极11之间,上电极板41连接至微发光二极管5的正引脚与第一漏极14之间,用于为驱动薄膜晶体管1的打开提供维持电压。

[0074] 如图2和图3所示,在驱动薄膜晶体管1和开关薄膜晶体管2的上方设有一层钝化层902,电容元件4的上电极板41设于钝化层902上。

[0075] 如图3所示,在钝化层902上还设有一层保护层903,以将电容元件4的上电极板41保护起来,该保护层903对应微发光二极管5设有开口定义区904,用于设置微发光二极管5。微发光二极管5与第一漏极14之间的连接贯穿钝化层902。或者,如图2所示,微发光二极管5设于保护层903之上,微发光二极管5与第一漏极14之间的连接同时贯穿钝化层902和保护层903。

[0076] 图5中,侦测薄膜晶体管3的第三栅极31连接至侦测信号线81,侦测信号线81与扫描线6同层但间隔设置,用于提供侦测信号Sense至第三栅极31。

[0077] 第三源极33通过贯穿钝化层902或者同时贯穿钝化层902和保护层903的第二过孔107连接至微发光二极管5。

[0078] 第三漏极34连接至侦测控制线82,侦测控制线82用于向第三漏极34输入侦测控制信号Monitor,如图4和图5所示。

[0079] 在本实施例中,驱动薄膜晶体管1为a-Si TFT,其第一有源层12包括一层第一本征半导体层以及形成于第一本征半导体层两侧上方的欧姆接触层(未图示)。第一本征半导体层的材料为非晶硅,欧姆接触层为掺杂n型离子的非晶硅,如掺杂氮(N)、磷(P)、砷(As)元素。

[0080] 开关薄膜晶体管2和侦测薄膜晶体管3也可以为n型a-Si TFT,这样第二有源层22、第三有源层32可以和驱动薄膜晶体管1的第一有源层12在同一制程中形成,提高制作效率;

也可以是其他类型的薄膜晶体管,不再赘述。

[0081] 请参阅图5至图8,驱动薄膜晶体管1的第一源极13包括多个并排连接的曲形条131,每一曲形条131的开口方向朝向第一漏极14。

[0082] 驱动薄膜晶体管1的第一漏极14呈头梳状,包括多个间隔排列的直形条141以及将多个直形条141连接的连接条142,直形条141一一对应插入曲形条131的开口内(为描述方便,下文将一个曲形条131和一个直型条称为一个马蹄结构),从而在曲形条131与直形条141之间形成呈弯曲形的第一间隙部,在曲形条131与连接条142之间形成直条状的第二间隙部,多个第一间隙部和多个第二间隙部依次连接,形成曲折的间隙,第二有源层22对应该曲折的间隙的部分用于形成导电沟道120,导电沟道120包括对应第一间隙部的第一沟道121以及对应第二间隙部的第二沟道122,参见图7。

[0083] 本发明的驱动薄膜晶体管1中,第一源极13与第一漏极14之间形成曲折的间隙,当在第一栅极11上施加电压,从第一源极13向第一漏极14的方向有电流流过,第一有源层12对应该间隙形成导电沟道120,沿着电流的方向上,间隙的宽度即为导电沟道120的长度L,在垂直于电流的方向上,间隙的总长度为导电沟道120的宽度W,由此,驱动薄膜晶体管1的导电沟道120的宽长比W/L能够提高,驱动薄膜晶体管1的第一源极13和第一漏极14之间允许通过更大的驱动电流,从而可以用于驱动微发光二极管5发光。

[0084] 请参阅图6至图9,以一个马蹄结构为例具体进行说明。

[0085] 曲形条131包括呈半圆弧状的半圆弧部1311,以及连接于半圆弧部1311的两端并朝向连接条142方向延伸的延伸部1312,直形条141包括连接于连接条142的矩形部1412以及设置于矩形部1412的顶端的半圆部1411。延伸部1312分别位于直形条141的两侧,半圆部1411与半圆弧部1311对应,从而在半圆部1411与半圆弧部1311之间形成宽度均一的半圆弧形沟道1211,在延伸部1312与矩形部1412之间形成宽度均一的条形沟道1212。半圆弧形沟道1211与两个条形沟道1212连接形成第一沟道121,且半圆弧形沟道1211的宽度与条形沟道1212的宽度也相等。

[0086] 可选地,直形条141与连接条142之间为垂直连接,曲形条131沿着与连接条142平行的方向依次连接排列。延伸部1312垂直连接于半圆弧部1311的两端。

[0087] 如图9所示,设半圆部1411的半径为a,间隙的宽度(也即沟道的长度)为L,延伸部1312朝向第一漏极14延伸的长度为c,半圆部1411的圆心至延伸部1312靠近半圆部1411的一侧的距离为b($b=a+L$),则在第一间隙部的范围内,一个第一沟道121的宽长比W/L(1)计算公式为:

$$[0088] \quad \frac{W}{L}(1) = \frac{\pi}{\ln \frac{2c + \pi b}{2c + \pi a}}。$$

[0089] 在第二间隙部的范围内而言,一个第二沟道122的宽长比大体为两个延伸部1312的宽度之和与延伸部1312至连接体142之间的距离的比值,即

$$[0090] \quad \frac{W}{L}(2) = \frac{2d}{e}。$$

[0091] 由于多个第一沟道121和第二沟道122均对导电沟道120的宽度做出贡献,不改变导电沟道120的长度,因此,多个第一沟道121和第二沟道122连接后,驱动薄膜晶体管1的导电沟道120的宽长比 W/L 为多个 $W/L(1)$ 与多个 $W/L(2)$ 的和,能够极大地高导电沟道120的宽长比。

[0092] 在一实施例中, a 为2~50微米, b 为5~55微米, c 为1~50微米。 L 的范围为3~53微米。

[0093] 在一实施例中,对于一个第一沟道121而言, $2 \leq W/L(1) \leq 10$ 。

[0094] 第一沟道121的数量也即第一源极13的曲形条131的数量可为多个,可选地,可为10个以上,如15以上、20个以上等,视 $W/L(1)$ 以及微发光二极管5的驱动电流要求而定,对此不作限制。

[0095] 在一实施例中,驱动薄膜晶体管1的导电沟道120的宽长比 W/L 大于或等于30。

[0096] 进一步地,受限于子像素单元90的面积以及基于满足微发光二极管5的驱动电流要求,导电沟道120的宽长比 W/L 小于或等于200。

[0097] 请参阅图10,为曲形条131的另一种连接方式,相邻两个曲形条131之间共用一个延伸部1312。由于 $W/L(2) < W/L(1)$,这样的设计可以减少第二沟道122的数量,从而各个驱动薄膜晶体管1中可以形成更多个第一沟道121,进一步提高驱动薄膜晶体管1的导电沟道120的宽长比 W/L 。

[0098] 在图8和图10中,当延伸部1312和半圆弧部1311的宽度足够小时,导电沟道120主要由第一沟道121构成,第二沟道122可以忽略不计,此时,可以更简单地考虑多个第一沟道121的连接以得出导电沟道120的宽长比。

[0099] 在一实施例中,请参阅图11,开关薄膜晶体管2的第二源极23和第二漏极24呈相互平行设置,开关薄膜晶体管2的沟道为条状,沟道的长度 L' 为第二源极23和第二漏极24之间的距离,沟道的宽度 W' 为垂直于电流方向上的第二有源层22的宽度。电流由第二源极23垂直地流向第二漏极24。

[0100] 在一实施例中,侦测薄膜晶体管3也可以采用与驱动薄膜晶体管1相同的马蹄结构,如图5所示的1个马蹄结构,或者2个以上依次连接的马蹄结构,对此不作限制。

[0101] 如图5所示,开关薄膜晶体管2、电容元件4和侦测薄膜晶体管3在一个子像素单元90中位于一侧,开关薄膜晶体管2和侦测薄膜晶体管3可以分别设于电容元件4的两侧,微发光二极管5和驱动薄膜晶体管1在一个子像素单元90中位于另一侧。在图5中,侦测控制线82与第三源极33、第三漏极34同层设置,但侦测薄膜晶体管3与侦测控制线82之间间隔了电容元件4等结构,为便于第三漏极34与侦测控制线82之间的连接,在衬底基层9上还形成了多条过渡连接线105,过渡连接线105与扫描线6平行,这样便于工艺制作。第三源极33先通过贯穿栅极绝缘层901的第三过孔108与过渡连接线105连接,然后过渡连接线105通过贯穿栅极绝缘层901的第四过孔109与侦测控制线82连接。当然,像素驱动电路也可以有其他位置排布方式,对此不作限制。

[0102] 本发明还提供一种显示装置,如图12所示,包括上述所说的显示面板100,以及设于显示面板100上方的封装层300。封装层300为透明层,如玻璃层、透明塑料层等。微发光二极管5发出的光线向上经封装层300出射,形成画面予以显示。

[0103] 请参阅图13,显示装置还包括控制电路,控制电路包括时序控制器92以及分别与

时序控制器92连接的源极驱动器93、栅极驱动器94和参考电压输出电路95。时序控制器92控制源极驱动器93向各数据线7输出数据信号Data,控制栅极驱动器94向各扫描线6输出扫描信号Scan,以及控制参考电压输出电路95在高电位端和低电位端提供相应的电位信号。

[0104] 请结合参阅图4,对驱动薄膜晶体管1的阈值电压的漂移量进行侦测的过程为:

[0105] 将低电位端调整至第一电位,该第一电位为大于侦测控制信号Monitor的电位。扫描信号和Scan和侦测信号Sense均提供高电位,开关薄膜晶体管2和侦测薄膜晶体管3均打开,侦测控制信号Monitor和数据信号Data分别对电容元件4的两侧进行充电。当驱动薄膜晶体管1进入饱和模式,电容元件4的上电极板41与微发光二极管5连接处的电位等于数据信号Data的电位与驱动薄膜晶体管1的阈值电压的差值。由于此时低电位端的第一电位大于侦测控制信号Monitor的电位,微发光二极管5处于反向偏置状态,可以减少微发光二极管5的漏电流对驱动薄膜晶体管1的阈值电压侦测的影响,同时消除微发光二极管5的内建电场,延长寿命。然后,扫描信号Scan提供低电位,侦测信号Sense仍保持高电位,侦测薄膜晶体管3保持打开,此时,侦测电容元件4的上电极板41与微发光二极管5连接处的电位并传输至侦测芯片91,经侦测芯片91内的模数转换器96(Analog-to-Digital Converter,ADC)转换成数字信号储存在侦测芯片91的存储器中,从而可以得出驱动薄膜晶体管1阈值电压或其阈值电压的漂移量。

[0106] 对微发光二极管5的阈值电压的漂移量进行侦测的过程为:

[0107] 将低电位端调整至第二电位,该第二电位为小于侦测控制信号Monitor的电位。扫描信号和Scan和侦测信号Sense均提供高电位,开关薄膜晶体管2和侦测薄膜晶体管3均打开,侦测控制信号Monitor和数据信号Data分别对电容元件4两侧进行充电,并且侦测控制信号Monitor和数据信号Data的电位相等,从而保证驱动薄膜晶体管1为关闭状态,避免产生漏电流影响微发光二极管5的阈值电压的侦测。然后,侦测流过微发光二极管5的电流并传输给侦测芯片91,并且通过侦测芯片91内的模数转换器96转换成数字信号,再通过查找预先设定微发光二极管5的电流-电压显示查找表,得到微发光二极管5的阈值电压的漂移量。

[0108] 对驱动薄膜晶体管1的阈值电压进行补偿的过程为:

[0109] 侦测芯片91将侦测到的驱动薄膜晶体管1的阈值电压漂移量传输至时序控制器92,时序控制器92根据该漂移量计算出补偿电压,然后,根据补偿电压输出源极驱动信号至源极驱动器93,以调整源极驱动器93输出的数据电压的大小,补偿驱动薄膜晶体管1的阈值电压。

[0110] 对微发光二极管5的阈值电压进行补偿时,以及当补偿电压超出源极驱动器93允许输出的数据电压范围时,时序控制器92根据补偿电压还可以通过参考电压输出电路95来输出高参考电压至高电位端和/或低参考电压至低电位端,通过调整高电位端和/或低电位端的电压来调整驱动薄膜晶体管1的栅源极电压,也可以实现补偿驱动薄膜晶体管1的阈值电压,并同时实现补偿微发光二极管5的阈值电压。

[0111] 本实施例中,每一子像素单元90的驱动薄膜晶体管1和微发光二极管5的阈值电压的漂移均能够补偿,保证了驱动薄膜晶体管1始终工作于饱和区,避免在第一源极13和第一漏极14之间以及微发光二极管5的正负极之间造成压降,保证发光和显示效果。

[0112] 以上所述仅为本发明的可选实施例而已,并不用以限制本发明,凡在本发明的精

神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。




图1




图2




图3




图4




图5




图6




图7




图8




图9




图10




图11




图12




图13

专利名称(译)	显示面板及显示装置		
公开(公告)号	CN111244124A	公开(公告)日	2020-06-05
申请号	CN201811339330.8	申请日	2018-11-12
[标]申请(专利权)人(译)	惠科股份有限公司		
申请(专利权)人(译)	惠科股份有限公司		
当前申请(专利权)人(译)	惠科股份有限公司		
[标]发明人	吴川		
发明人	吴川		
IPC分类号	H01L27/15 H01L27/12 G09G3/32		
CPC分类号	G09G3/32 H01L27/12 H01L27/15		
代理人(译)	高星		
外部链接	Espacenet SIPO		

摘要(译)

本发明适用于显示技术领域，提供了一种显示面板和显示装置，显示面板的衬底基层上设有多个子像素单元，子像素单元包括开关薄膜晶体管、驱动薄膜晶体管和侦测薄膜晶体管，驱动薄膜晶体管的第一源极包括多个并排连接的曲形条，第一漏极包括多个间隔排列的直形条，直形条一一对应插入曲形条的开口内，在曲形条与直形条、连接条之间形成曲折的间隙，第一有源层对应间隙形成导电沟道，显著地提高了驱动薄膜晶体管的导电沟道的宽长比，允许更大的驱动电流通过，能够满足微发光二极管的驱动电流要求，降低了制作成本，且微发光二极管还具有高的穿透率和使用寿命，降低能耗并提高显示面板的使用寿命。

